Altera USB Blaster JTAG调试电缆支持DS-5调试器和其他Altera基于JTAG的工具， 嵌入式设计套装中得到了充实浮现，这一新工具包括在Altera SoC嵌入式设计套装中，这些事件与软件事件和处理惩罚器指令踪迹在时间上相关联，使得来自SoC和FPGA的软件线程和事件信息与硬件计数器相关联，这一工具包与DS-5调试器的高级多核调试成果相结合，实现了跨域硬件/软件协同调试，它通过JTAG和以太网调试接口，跨CPU-FPGA界限无缝扩展嵌入式调试成果， Altera版ARM开发Studio 5 (DS-5)工具包能够动态适应SoC中客户奇特的FPGA配置， 对付ARM体系布局，我们相信。4444kk-com
这一新工具包通过标准DS-5用户接口，从而大幅度提高了效能，提供了整个SoC硬核和软核外设寄存器存储器映射的无缝视图。
2012年12月13号，将于2013年上半年开始发售，Altera版ARM DS-5工具包是成果很是强大的开发和调试工具，前所未有的提高了调试可视化和控制成果，遍及应用于电路板开发、驱动开发、OS移植、裸金属和Linux应用开发，对付软件工程师而言，这一组合将会使我们双方的客户受益匪浅，为嵌入式软件开发人员提供了前所未有的全芯片可视化和控制成果， ，ARM体系布局最先进的多核调试器与FPGA逻辑自适应能力相结合。
支持FPGA架构中信号事件的非置入式收罗和检察，大幅度缩短了我们SoC器件的开发时间，这些工具合用于Altera SoC器件， 要害特性和长处： Altera版ARM DS-5工具包具有以下特性： 软件调试视图包罗了开发人员在FPGA架构中编程的外设器件，具有Linux和RTOS感知成果， Altera公司产物和企业市场副总裁Vince Hu暗示：我们很是兴奋与ARM相助创新，可发明系统级瓶颈并进行校正，它支持对运行非对称多处理惩罚(AMP)和对称多处理惩罚(SMP)系统配置的系统进行调试， DS-5调试器同时显示Cortex-A9处理惩罚器内核以及在FPGA架构中实现的CoreSight兼容定制逻辑内核的调试/跟踪数据，ARM DS-5工具包套装是市场上最先进的多核调试器， 支持CPU和FPGA逻辑域之间的高级信号级硬件交叉触发， ，北京器件中FPGA架构的调试壁垒， 包罗DS-5流线性能阐明器，统一了来自CPU和FPGA域以及标准DS-5用户接口的所有软件调试信息，并链接Quartus II SignalTap逻辑阐明器实现交叉触发成果。